ej_4a0b2a48ca2df

Diseñar una máquina de estados para el código de transmisión serial RS232. Escribir el código VHDL que pueda ejecutarse en una FPGA de la familia SPARTAN 3E.

1. Si DR = 0 el sistema se encuentra en una serie de estados donde se puede borrar, fijar en alto o cargar información en los bits 8...1 (DATO7:0) del registro de desplazamiento de la siguiente forma:
2. Si RST = 1 y SET = 1 entonces DATO7:0 = DATO7:0.
3. Si RST = 1 y SET = 0 entonces DATO7:0 = "00000000".
4. Si RST = 0 y SET = 1 entonces DATO7:0 = "11111111".
5. Si RST = 0 y SET = 0 entonces DATO7:0 = INFORMACIÓN7:0. La bandera DR se pone en alto indicando que hay un dato listo para transmitir.
6. Si DR = 1 y WE = 0 se deja el estado de anterior y se pasa a otro donde se seleccionan la paridad, el bit de parada y el bit de arranque de la transmisión serial de la siguiente forma:
7. Si el número de unos en DATO7:0 es par entonces PARITY = 1 si no lo es PARITY = 0.
8. El bit de parada STOP es igual a la información que se encuentre en el bit SB.
9. El bit de arranque START es la negación del bit SB.
10. Si DR = 1 WE = 1 para la transmisión de cada uno de los 11 bits del registro de desplazamiento a través del pin SERIAL OUT. El desplazamiento de los bits se debe realizar con el flanco ascendente de la señal de reloj CLK_IN. Cada bit transmitido se puede ver como un nuevo estado de la máquina de estados.
11. cuando salga por el pin SERIAL el bit 10 del registro de desplazamiento DR se pone en bajo con lo cual se regresa la máquina de estados al estado donde se cambia el dato que se desea transmitir.

ej_4a0b2ac24c4b6

Generar el código concurrente en VHDL que permita comunicar 8 computadores con una red pero teniendo en cuenta dos escalafones de prioridad.

ej_4f703b05660a6